Partenaires : ST Microelectronics

Enseignants-chercheurs : Andrei Vladimirescu, Amara Amara

Durée estimée du projet : 40 mois

Projet lancé en : mars 2007

La conception de circuits numériques pour les technologies CMOS de moins de 100 nm relèvent des nombreux défis en termes de variations du processe, de tension et de la température. L'accent a été mis sur les variations inter-die qui forment la majeure partie des variations du procésse. Beaucoup de travail a été fait pour étudier leurs effets et de faire des circuits plus robustes par des améliorations dans la technologie ou de conception.

Dans ce travail, nous nous sommes concentrés sur deux types particuliers de variations NMOS-Inter-die d'asymétrie PMOS et intra-filière locale décalage aléatoire. Ni l'un ni l'autre ont eu un effet notable dans les designs et modèles industriels jusque le seuil des 100nm a ete franchi, et est devenue une cause d'inquiétude que récemment.

La source de ces variations réside dans le processe de base et est de nature aléatoire. Ainsi, leur effet ne peut pas être améliorée sans la réinventer le processe. Le travail dans les milieux universitaires est axé pour la plupart, sur les changements du processe ou d'améliorations architecturales. Notre travail est orienté vers des améliorations de conception à la porte et au niveau du chemin logique.

Nous avons étudié les phénomènes de base de ces variations et en utilisant de simulations numériques, nous avons observé comment ils affectent les différents paramètres dans un modèle. L'accent était mis sur les systèmes synchrones, c. à d. systèmes de distribution d'horloge qui est très affecté par ces variations. Nous avons proposé des méthodes de conception et des stratégies d'optimisation pour rendre les circuits plus robustes. La plupart de ces méthodes sont exploitables dans les limites des flots de conception qui minimise les coûts, et permettent une adoption rapide par l'industrie. Nous avons inclus l'effet des variations de tension et de la température aux variations du processe pour aboutir a une compréhension globale. Nous avons également proposé des méthodes pour vérifier le fondement de notre travail en le comparant à des mesures sur silicium. Les résultats de ce travail ont contribué à façonner une approche de traiter local-mismatch dans les designs industriels.