Partenaires : LETI

Enseignants-chercheurs : Andrei Vladimirescu, Amara Amara

Durée estimée du projet : 36 mois

Projet lancé en : septembre 2009

L'objectif général de cette étude est d'explorer des pistes et de développer des concepts circuits permettant d'optimiser la puissance consommée et les performances des circuits mémoires de type SRAM. Les concepts proposés seront développés en technologies FDSOI à BOX épais et mince (UT2B). En parallèle des études circuits, l'intégration monolithique séquentielle de technologie FDSOI en 3D sera explorée dans le but de réaliser de circuits denses.

Les domaines spécifiques de cette recherche:

• Evaluation de l'aspect Multi-VT en technologie UT2B-FDSOI : L'un des avantages de la technologie UT2B-FDSOI est de pouvoir réaliser des transistors Multi-VT sans dégrader les gains intrinsèques de la technologie notamment en termes de dispersion de la tension de seuil. Le VT des dispositifs est liée au type de dopage et à la polarisation appliquée localement sous le BOX. Dans cette partie nous étudierons l'applicabilité et l'efficacité du Multi-VT dans un circuit SRAM.

• Evaluation et Gestion de la consommation statique et des performances : Un autre avantage de la technologie UT2B-FDSOI est la modulation de la tension de seuil des transistors par la face arrière. Comme en technologie BULK les techniques de reverse et de forward de la polarité du substrat peuvent être envisagées. Dans cette partie nous étudierons l'applicabilité et l'efficacité de ces techniques dans un circuit SRAM.
• Robustesse vis-à-vis de la dispersion/variabilité : Nous savons que le CMOS BULK est confronté à un problème de dispersion des caractéristiques électriques des transistors qui a pour origine la dispersion des paramètres du process. Or les dispositifs à film mince non dopé ont la particularité de réduire l'impact de ces dispersions. Ces dernières peuvent avoir un impact non négligeable à la fois sur la vitesse et sur la consommation. Il s'agit dans cette partie d'évaluer l'impact de ces dispersions sur la robustesse d'un circuit mémoire SRAM.