MINARC Prototypage rapide

Home

Recherche

Projets

Menu principal

Web TV

MINARC Prototypage rapide

Contexte

Lors de la conception d’un algorithme, on l’écrit sous MATLAB, SIMULINK ou un logiciel de conception équivalent, ce qui permet une écriture facile. Ces outils disposent en effet de bibliothèques d’opérateurs riches et de moyens de visualisation des données simples à mettre en œuvre, facilitant la mise au point.
L’exécution proprement dite des algorithmes s’effectue alors sur PC, en utilisant la plupart du temps des données d’entrées préenregistrées et générant des fichiers de données de résultats. Ce système classique permet parfois l’exécution en temps réel, mais n’est le plus souvent pas adapté aux conditions réelles d’application de l’algorithme mis au point. La plateforme utilisée est en effet complexe (une machine PC de bonne puissance), les entrées/sorties ne sont pas souvent adaptées à un traitement temps réel, l’exécution même du programme est parfois trop longue pour être compatible avec l’application visée.

Le but du prototypage rapide est d’implémenter des algorithmes déjà bien définis, sur des plateformes matérielles simples (physiquement petites, avec une faible consommation électrique, dimensionnée au problème à traiter), permettant de les exécuter à vitesse d’opération réelle, et se rapprochant de la cible matérielle finale. Les programmes C et VHDL sont alors directement générés de façon automatique à partir de la spécification.

Nous utilisons des cibles de prototypage à base de DSP, de FPGA ou des deux systèmes interconnectés. Le FPGA permettant d’implémenter des systèmes à base de processeurs et d’opérateurs spécialisés.

Exemple de ces approches sur un système d’identification par l’IRIS :

T1 : Temps d’exécution de l’algorithme avec le système de spécification.
T2 : Temps d’exécution de l’algorithme avec le système de prototypage rapide.
T3 : Temps d’exécution de l’algorithme sur la cible finale.

T1 >> T2 ≈ T3

Nous avons utilisé cette cible pour exécuter différents algorithmes :

MODEM OFDM
- Emission / réception
Parties de l’algorithme d’identification par l’IRIS
- Briques de base de traitement de l’image
- Transformée par ondelettes
Parties de l’algorithme d’identification du visage
- Projection sur la base de vecteur

Publications :

Embedded Iris Identification System
Frédéric Amiel, Florence Rossant, Beata Mikovicova
EDERS Tel Aviv, june 2008

Video on OFDM/OQAM
Beata Mikovicova, Frédéric Amiel, Florence Rossant Michel Terré
EDERS Tel Aviv, june 2008

Implementation of Face Recognition Algorithm on Different Platforms
Nicolas Morizet, Frédéric Amiel, Insaf Dris Hamed, Thomas Ea
ICECS Marrakech, december 2007

Erosion and dilatation implementation for Iris recognition system using different techniques on SoPC

Alicja Michalowska, Frédéric Amiel, Thomas Ea, Florence Rossant, Amara Amara
DCIS06 Barcelona November 2006

Contribution of Custom Instructions on SoPC for iris recognition application
Thomas Ea, Frédéric Amiel, Alicja Michalowska, Florence Rossant, Amara Amara
ICECS2006 Nice december 2006

Voice on OFMD
B.Mikovicova, F. Amiel, M Terre
EDERS 2006, April 2006 Munich,

Algorithm implementation for iris identification,
Thomas Ea, Alexandre Valentian, Florence Rossant, Frédéric Amiel, Amara Amara
MWSCAS'05, August 2005, Cincinnati, Ohio

Classements :

l'excellente cote

de l'ISEP

News

Découvrez en live, notre nouveau cycle cycle ingénieur international en 5 ans

http://www.campus-channel.com/fr/direct/181/isep

Portrait d'une isépienne apprentie dans Numeripass

Partenariat ISEP-Berkeley (USA)

avec le laboratoire de recherche de Berkeley, la prestigieuse université californienne : une vraie avancée pour toutes les applications mobiles et multimédia.

Une isépienne femme d'exception

dans "Portraits de femmes issues de grandes écoles"

Junior ISEP toujours au sommet des Junior entreprises

2e meilleure JE européenne 2012